ある処理を実行するLSIの設計に際して、処理内容を解析してLSIに適した処理方式を考案し、回路規模、処理速度、消費電力等の性能を高めたLSIを設計する研究です。
数値演算量が多く、短い実行時間が求められる処理として2次元高速フーリエ変換(FFT)と動画像および静止画像の符号化について、並列処理により高速処理を達成する処理方式とそのLSI設計を提案してきました。 また、最近では誤り訂正符号の復号器について、回路規模と消費電力を削減する処理方式とそのLSI設計を提案しています。
提案する高速かつ消費電力の小さい畳み込み符号復号器の詳細を説明します。 畳み込み符号は誤り訂正符号の一種であり、携帯電話や地デジ放送にも用いられています。 畳み込み符号では、符号を生成する符号器が状態を持ち、状態が遷移しながら符号が生成されます。 畳み込み符号の復号手法としてヴィタビアルゴリズムがよく用いられます。 ヴィタビアルゴリズムは、符号生成時に符号器でどのように状態が遷移したかを推定しますが、受信データ(ヴィタビアルゴリズムへの入力データ)に基づいて最も確からしいと考えられる状態遷移を求めます。 そのときに、データを受信するごとに起こりうるすべての状態遷移について確からしさを数値化し、「より確からしいのはどちらの状態遷移か」を表す情報をメモリに記録します。 ある程度の受信データに対して推定を行った後に、メモリからデータを読み出しながら最も確からしい状態遷移を選び出すトレースバック処理を行います。 この際にメモリに記憶する情報として「どちらの状態遷移か」ではなく、「どの状態から遷移したか」を記憶することでトレースバック時に必要なメモリ読み出し回数が減らせることに着目しました。 この方式をLSI回路として実現するため、書き込み時と読み出し時に異なる方式でメモリ記憶セルをアクセス可能な特殊なメモリ回路を設計しました。このメモリ回路を用いることでメモリアクセスが低減し、復号遅延時間と消費電力をともに削減できる復号器が得られることを実験によって確認しました。
このように、目的に適した処理方式の検討およびそれを実現するためのLSI回路設計の両面から研究を進めています。